Via-Strombelastbarkeit-Rechner

Wie wird die PCB-Via-Strombelastbarkeit bestimmt?

Ein PCB-Via ist eine Durchkontaktierung, die Leiterbahnen zwischen Lagen verbindet. Die Strombelastbarkeit hängt vom Querschnitt der Kupferbeschichtung ab, die einen Hohlzylinder im Bohrloch bildet. Dieser Rechner wendet auf diesen Kupferring die Leiterformel nach IPC-2221 mit der Außenlagen-Konstante an – die übliche Konvention für Vias; detailliertere thermische Hinweise gibt IPC-2152.

Die effektive Leiterfläche eines Vias ist der Kreisring der Beschichtung: A = π × t_Beschichtung × (D_Loch + t_Beschichtung). D_Loch ist der fertige Lochdurchmesser, t_Beschichtung die galvanische Kupferdicke (typisch 18-25 μm). Diese Fläche ist deutlich kleiner als eine gleichbreite Oberflächenleiterbahn.

Der Via-Widerstand ergibt sich aus Beschichtungsquerschnitt und Via-Länge (Platinendicke). Für Hochstrompfade werden mehrere parallele Vias verwendet. Thermische Vias dienen auch als Wärmeableiter für Leistungsbauteile.

Formula: A = π × t_plating × (D_hole + t_plating) R_via = ρ_Cu × L / A I_max ≈ k × ΔT^0,44 × A^0,725 P_dissipated = I² × R_via

Berechnungsbeispiel

Via mit 0,3 mm Lochdurchmesser, 25 μm Beschichtung, 1,6 mm Platinendicke: A = π × 0,025 × (0,3 + 0,025) = 0,0255 mm². R = 1,724×10⁻⁵ × 1,6 / 0,0255 = 1,08 mΩ. Bei 1A: Verlustleistung = 1² × 0,00108 = 1,08 mW.

Wann Sie diesen Rechner verwenden sollten

• Bestimmung paralleler Vias für Hochstromverbindungen zwischen PCB-Lagen
• Bewertung, ob ein einzelnes Via ausreicht
• Design thermischer Via-Arrays unter Leistungsbauteilen
• Berechnung des Via-Widerstands im PDN

Häufige Fehler

• Annehmen, Via sei mit Kupfer gefüllt — Standard sind hohle Kupferzylinder
• Nenn-Plattierungsdicke ohne Fertigungsprüfung verwenden
• Zu wenige Vias für Hochstrompfade — Hotspots
• Via-Aspektverhältnis-Grenzen ignorieren

Ergebnisse interpretieren

• Die Strombelastbarkeit eines Vias skaliert mit dem Querschnitt des Kupferrings (Galvanikdicke um die Hülse), nicht allein mit dem Lochdurchmesser — dickere Galvanik führt mehr Strom.
• Das Ergebnis gilt für ein einzelnes Via; verwenden Sie für Hochstromnetze mehrere parallele Vias, um Strom und Wärmelast aufzuteilen.
• Der Wärmewiderstand gibt an, wie gut das Via Wärme zwischen den Lagen leitet — Thermovia-Arrays unter Leistungsbauteilen sind auf einen niedrigen Wärmewiderstand pro Via angewiesen.
• Typische galvanisierte Hülsen sind ~20–30 µm dick; galvanisiert Ihr Hersteller dünner, ist die reale Belastbarkeit geringer als der berechnete Wert.

Relevante Normen und Referenzen

• IPC-2152 — Norm zur Stromtragfähigkeit in PCB
• IPC-6012 — Leistungsspezifikation für starre Leiterplatten
• IPC-2221 — Allgemeine PCB-Designnorm

Häufig gestellte Fragen

Wie viele Vias werden für einen Hochstrom-Anschluss benötigt?

Ein einzelnes Standard-Via (0,3 mm Bohrung, 25 μm Beschichtung) kann typisch 0,5-1,5A tragen. Für höhere Ströme werden mehrere parallele Vias verwendet. Beispielsweise kann ein 5A-Anschluss 4-6 Standard-Vias erfordern.

Was ist der Unterschied zwischen Via-Strombelastbarkeit nach IPC-2221 und IPC-2152?

IPC-2221 hat kein Via-spezifisches Diagramm; die übliche Konvention (auch hier) wendet seine empirische Leiterformel mit der Außenlagen-Konstante auf den Hülsenquerschnitt an. IPC-2152 bietet detailliertere thermische Analyse unter Berücksichtigung von Lagenaufbau, Kupferebenen-Nähe und Via-Aspektverhältnis. IPC-2152 liefert realistischere Ergebnisse für moderne Multilayer-PCBs.

Können thermische Vias sowohl für Wärmeableitung als auch elektrischen Strom verwendet werden?

Ja. Unter dem Thermal-Pad platziert, leiten sie sowohl Wärme als auch Strom zu inneren Kupferebenen. Verwenden Sie große Bohrungen (0,3-0,5 mm) in dichtem Array.